খবর

TSMC এর সাথে পরিচিত পাঠকদের জানা উচিত যে ফাউন্ড্রি জায়ান্ট তার 2.5D এবং 3D প্যাকেজিং পণ্যগুলিকে একটি ব্র্যান্ডের অধীনে একত্রিত করেছে - "3D ফ্যাব্রিক"৷তারা যেমন আশা করে, ভবিষ্যত গ্রাহকরা সিস্টেম-স্তরের ফাংশনগুলির ঘন, ভিন্নধর্মী একীকরণ প্রদানের জন্য উভয় বিকল্প অনুসরণ করবে—উদাহরণস্বরূপ, "ফ্রন্ট-এন্ড" 3D উল্লম্ব সমাবেশ "ব্যাক-এন্ড" 2.5D ইন্টিগ্রেশনের সাথে মিলিত।

প্রযুক্তিগতভাবে, একটি "3D" উচ্চ-ব্যান্ডউইথ মেমরি HBM স্ট্যাকের সাথে একটি SoC-এর 2.5D ইন্টিগ্রেশন ইতিমধ্যেই একটি সম্মিলিত পণ্য৷উপরে দেখানো হিসাবে, TSMC ভবিষ্যতে টপোলজির একটি সমৃদ্ধ সমন্বয় কল্পনা করছে, একটি অত্যন্ত জটিল ভিন্ন ভিন্ন সিস্টেম ডিজাইনের অংশ হিসাবে 2.5D CoWoS/InFO-এর সাথে 3D SoIC-এর সংমিশ্রণ।
কর্মশালায় প্রক্রিয়া প্রযুক্তি প্রদর্শনের মতো, প্যাকেজিং প্রযুক্তির আপডেট খুবই সহজ - এটি এর রোডম্যাপের সাফল্য দেখায় এবং শুধুমাত্র কার্যকর করা চালিয়ে যেতে হবে, এমন বেশ কয়েকটি নির্দিষ্ট ক্ষেত্র রয়েছে যা আমরা নীচে হাইলাইট করব নতুন দিকনির্দেশগুলিকে প্রতিনিধিত্ব করে৷
বিশেষভাবে উল্লেখ্য একটি উন্নত সিস্টেম ইন্টিগ্রেশন সুবিধায় TSMC-এর বিনিয়োগ যা 3D ফ্যাব্রিক পণ্যগুলিকে সমর্থন করবে, সম্পূর্ণ সমাবেশ এবং পরীক্ষা উত্পাদন ক্ষমতা প্রদান করবে।TSMC অনুসারে, ঝুনানে বিশ্বের প্রথম সম্পূর্ণ স্বয়ংক্রিয় 3D ফ্যাব্রিক উন্নত প্যাকেজিং কারখানাটি এই বছরের দ্বিতীয়ার্ধে উত্পাদন শুরু করবে বলে আশা করা হচ্ছে।
কেন উন্নত প্যাকেজিং উপর ফোকাস
প্রত্যেকের সামঞ্জস্যপূর্ণ বোঝাপড়ায়, টিএসএমসি আসলে ফাউন্ড্রি ব্যবসায় জড়িত।কিন্তু নতুন শতাব্দীতে প্রবেশ করা, তা টিএসএমসি, স্যামসাং বা এমনকি ইন্টেলই হোক না কেন, সকলেই কোম্পানির কাজের প্রধান ফোকাস হিসাবে উন্নত প্যাকেজিং গ্রহণ করে।ফলাফলে
সেমিউইকি দ্বারা রিপোর্ট করা হয়েছে, মুরের আইন আর অনেক অন্যান্য অ্যাপ্লিকেশনের জন্য সাশ্রয়ী নয়, বিশেষ করে ভিন্ন ভিন্ন ফাংশনগুলিকে একীভূত করার জন্য, যেমন মাল্টি-চিপ মডিউল (এমসিএম) এবং প্যাকেজ সিআইপি-তে সিস্টেম ইত্যাদি। "মুরের চেয়ে মুর" প্রযুক্তি উদ্ভূত হয়েছে। একটি (সাবসিস্টেম) সমাধানে প্রচুর যুক্তি এবং মেমরি, এনালগ, এমইএমএস ইত্যাদি একত্রিত করার বিকল্প।যাইহোক, এই পদ্ধতিগুলি এখনও খুব ক্লায়েন্ট-নির্দিষ্ট এবং বিকাশের সময় এবং খরচের একটি উল্লেখযোগ্য পরিমাণ নেয়।
চিপ বিকাশের ইতিহাসের দিকে তাকালে, প্রকৃতপক্ষে, উন্নত প্যাকেজিংয়ের ধারণা কয়েক দশক ধরে বিদ্যমান।একটি প্যাকেজে বিভিন্ন এবং উন্নত চিপ একত্রিত করে আপস করা চিপ ডিজাইনকে অগ্রসর করার একটি উপায়।আজ, এই ধারণাটিকে কখনও কখনও ভিন্নধর্মী একীকরণ হিসাবে উল্লেখ করা হয়।তা সত্ত্বেও, খরচের কারণে, উন্নত প্যাকেজিং প্রধানত উচ্চ-শেষ, কুলুঙ্গি-ভিত্তিক অ্যাপ্লিকেশনগুলিতে ব্যবহৃত হয়।
তবে সেটা শীঘ্রই বদলে যেতে পারে।যেহেতু আইসি স্কেলিং হল ডিজাইনগুলিকে অগ্রসর করার ঐতিহ্যগত উপায়, এটি প্রতিটি নোডে বিভিন্ন চিপ ফাংশনগুলিকে সঙ্কুচিত করে এবং একটি মনোলিথিক চিপে প্যাক করে।যাইহোক, আইসি স্কেলিং অনেকের জন্য খুব ব্যয়বহুল হয়ে উঠেছে এবং নোড প্রতি সুবিধাগুলি হ্রাস পাচ্ছে।
নতুন ডিজাইনের জন্য স্কেলিং একটি বিকল্প হিসাবে রয়ে গেছে, শিল্প উন্নত প্যাকেজিং সহ বিকল্পগুলি খুঁজছে।কি পরিবর্তিত হয়েছে যে শিল্প নতুন উন্নত প্যাকেজিং ধরনের উন্নয়নশীল বা বিদ্যমান প্রযুক্তি প্রসারিত হয়.
উন্নত প্যাকেজিংয়ের পিছনে অনুপ্রেরণা একই থাকে।একই চিপে সমস্ত চিপ ফাংশন ক্র্যাম করার পরিবর্তে, সেগুলিকে ভেঙে একটি একক প্যাকেজে সংহত করুন৷এটি খরচ কমাতে এবং ভাল ফলন প্রদানের জন্য বলা হয়।আরেকটি লক্ষ্য হল চিপগুলি একে অপরের কাছাকাছি রাখা।অনেক উন্নত প্যাক মেমরিকে প্রসেসরের কাছাকাছি নিয়ে আসে, কম লেটেন্সি সহ ডেটাতে দ্রুত অ্যাক্সেসের অনুমতি দেয়।
এটা সহজ শোনাচ্ছে, কিন্তু এখানে কয়েকটি চ্যালেঞ্জ আছে।এছাড়াও, এমন কোনও প্যাকেজের ধরন নেই যা সমস্ত চাহিদা পূরণ করে।বাস্তবে, চিপ গ্রাহকরা বিভিন্ন ধরণের বিকল্পের মুখোমুখি হন।তাদের মধ্যে: ফ্যান-আউট (ওয়েফার-লেভেল প্যাকেজিং-এ ইন্টিগ্রেটেড ডাই এবং উপাদান), 2.5D/3D (চিপগুলি পাশাপাশি রাখা বা প্যাকেজে একে অপরের উপরে) এবং 3D-IC: (উপরে মেমরি স্ট্যাক করা মেমরির স্ট্যাকিং অন লজিক বা লজিক্যালি স্ট্যাকিং লজিক) তিনটি সাধারণ পছন্দ হয়ে যায়।
এছাড়াও, শিল্পটি চিপলেটস নামে একটি ধারণাও অনুসরণ করছে, যা 2.5D/3D প্রযুক্তি সমর্থন করে।ধারণাটি হল যে আপনার কাছে লাইব্রেরিতে মডুলার চিপ বা চিপলেটগুলির একটি পছন্দ রয়েছে৷তারপরে তারা একটি প্যাকেজে একত্রিত হয় এবং একটি ডাই-টু-ডাই ইন্টারকানেক্ট স্কিম ব্যবহার করে সংযুক্ত হয়।
টিএসএমসি-র দিকে, নতুন মাল্টি-চিপ আইসি প্যাকেজিং সমাধানগুলির জন্য বাজারের চাহিদা মেটাতে, তারা তাদের OIP অংশীদারদের সাথে উন্নত আইসি প্যাকেজিং প্রযুক্তি বিকাশের জন্য কাজ করছে যাতে মুরের আইনের বাইরে একীকরণের জন্য অর্থনৈতিক সমাধান প্রদান করা যায়।
2012 সালে, TSMC, Xilinx-এর সাথে, একটি সিলিকন ইন্টারপোজারে পাশাপাশি মাউন্ট করা চারটি অভিন্ন 28 nm FPGA চিপ সমন্বিত সেই সময়ের বৃহত্তম FPGA প্রবর্তন করেছিল।তারা এই বিল্ডিং ব্লকগুলিকে আন্তঃসংযোগের জন্য সিলিকন ভিয়াস (TSVs), মাইক্রোবাম্পস এবং রি-ডিস্ট্রিবিউশন-লেয়ার (RDLs) তৈরি করেছে।এর নির্মাণের উপর ভিত্তি করে, TSMC ইন্টিগ্রেটেড সার্কিট প্যাকেজিং সলিউশন CoWoS (চিপ-অন-ওয়েফার-অন-সাবস্ট্রেট) নামকরণ করেছে।এই ব্লক-ভিত্তিক এবং EDA-সক্ষম প্যাকেজিং প্রযুক্তি উচ্চ-কর্মক্ষমতা এবং উচ্চ-শক্তি ডিজাইনের জন্য প্রকৃত শিল্পের মান হয়ে উঠেছে।
TSMC 2017 সালে InFO (ইন্টিগ্রেটেড ফ্যানআউট প্রযুক্তি) প্রযুক্তি ঘোষণা করেছে। এটি CoWoS-এ সিলিকন ইন্টারপোজার প্রতিস্থাপন করতে পলিমাইড ফিল্ম ব্যবহার করে, যার ফলে ইউনিট খরচ এবং প্যাকেজের উচ্চতা হ্রাস পায়, উভয়ই মোবাইল অ্যাপ্লিকেশনের সাফল্যের জন্য গুরুত্বপূর্ণ মানদণ্ড।TSMC স্মার্টফোনের জন্য অসংখ্য InFO ডিজাইন পাঠিয়েছে।
TSMC 2019 সালে সিস্টেম-অন-এ-চিপ (SoIC) প্রযুক্তি চালু করেছে। ফ্রন্ট-এন্ড (ফ্যাব) সরঞ্জামের সাহায্যে, TSMC খুব নিখুঁতভাবে সারিবদ্ধ হতে পারে এবং তারপরে ফর্ম ফ্যাক্টরকে আরও কমিয়ে আনতে অনেকগুলি সংকীর্ণ পিচ কপার প্যাড ব্যবহার করে কম্প্রেশন-বন্ড ডিজাইন করা যায়, আন্তঃসংযোগ। ক্ষমতা এবং ক্ষমতা।
এই দুটি প্রযুক্তি ধীরে ধীরে আজকের 3D ফ্যাব্রিকে বিকশিত হয়েছে।
2022 এর সর্বশেষ আপডেট
উপরে দেখানো হিসাবে, TSMC এর পরিকল্পনা অনুসারে, তাদের প্যাকেজিং প্রযুক্তিতে এখন 2.5D এবং 3D রয়েছে।আসুন তাদের 2.5D দেখে নেওয়া যাক।রিপোর্ট অনুযায়ী, TSMC-তে এখন দুই ধরনের 2.5D প্যাকেজিং প্রযুক্তি রয়েছে - "চিপ-অন-ওয়েফার-অন-সাবস্ট্রেট" (CoWoS: চিপ-অন-ওয়েফার-অন-সাবস্ট্রেট) এবং "ইন্টিগ্রেটেড ফ্যানআউট" (ইনফো: ইন্টিগ্রেটেড ফ্যানআউট) .(উল্লেখ্য যে উপরের ছবিতে, কিছু তথ্য পণ্যকে TSMC দ্বারা "2D" হিসাবে উপস্থাপন করা হয়েছে।)
উভয় প্রযুক্তির জন্য একটি মূল পদক্ষেপ হল আরও ডাইস (এবং HBM স্ট্যাক) সংহত করার জন্য সর্বাধিক প্যাকেজ আকারের ক্রমাগত সম্প্রসারণ।উদাহরণস্বরূপ, একটি সিলিকন ইন্টারপোজারে (CoWoS-S) একটি আন্তঃসংযোগ স্তর তৈরি করার জন্য একাধিক লিথোগ্রাফিক এক্সপোজার "সেলাই" করা প্রয়োজন - লক্ষ্য হল ইন্টারপোজারের আকার সর্বাধিক রেটিকল আকারের একাধিক দ্বারা বৃদ্ধি করা।
CoWoS-এর দিকে প্রথমে তাকিয়ে, রিপোর্ট অনুসারে TSMC CoWoS তিনটি ভিন্ন ইন্টারপোজার প্রযুক্তি (CoWoS-এ "ওয়েফার") অফার করার জন্য প্রসারিত করা হয়েছে:
1. CoWoS-S: TSMC অনুসারে, এই প্যাকেজিং মোডে, একটি সিলিকন ইন্টারপোজার ব্যবহার করা হয়, বিদ্যমান সিলিকন লিথোগ্রাফি এবং পুনর্বন্টন স্তর প্রক্রিয়াকরণের উপর ভিত্তি করে
▪️ 2012 সাল থেকে ব্যাপক উৎপাদন শুরু করেছে, এ পর্যন্ত 20 টিরও বেশি গ্রাহককে 100 টিরও বেশি পণ্য সরবরাহ করা হয়েছে
▪️ ইন্টারপোজার এমবেড করা "ট্রেঞ্চ" ক্যাপাসিটারকে একীভূত করে
▪️ বিকাশে 3x সর্বোচ্চ রেটিকল সাইজ – 2টি বড় SoC এবং 8টি HBM3 মেমরি স্ট্যাক এবং eDTC1100 (1100nF/mm**2) সহ ডিজাইন কনফিগারেশন সমর্থন করে
2. CoWoS-R: এই প্যাকেজিং মোডে, খরচ কমাতে একটি জৈব ইন্টারপোজার ব্যবহার করা হয়
▪️ 6টি পর্যন্ত আন্তঃসংযোগ পুনঃবন্টন স্তর, 2um/2um L/S
▪️ 4x মাস্ক সাইজ, 55mmX55mm প্যাকেজে একটি SoC এবং 2টি HBM2 স্ট্যাক সমর্থন করে;2.1X মাস্কের আকার তৈরি হচ্ছে, 2 SoCs এবং 2HBM2 85mmX85mm প্যাকেজে
3. CoWoS-L: সংলগ্ন ডাই প্রান্তগুলির মধ্যে উচ্চ-ঘনত্বের আন্তঃসংযোগের জন্য জৈব ইন্টারপোজারগুলিতে ঢোকানো ছোট সিলিকন "ব্রিজ" ব্যবহার করে (0.4um/0.4um L/S পিচ)
▪️ 2X রেটিকল সাইজ 6 HBM2 স্ট্যাক সহ 2 SoCs 2023 সমর্থন করে);
▪️ 12টি HBM3 স্ট্যাক (2024) সমর্থন করার জন্য 4X জালিকা আকারের বিকাশ
TSMC জোর দিয়েছিল যে তারা CoWoS বাস্তবায়নের জন্য HBM3 ইন্টারকানেক্টের জন্য প্রয়োজনীয় শারীরিক কনফিগারেশনের উপর HBM স্ট্যান্ডার্ড গ্রুপের সাথে কাজ করছে।(স্ট্যাকের সংজ্ঞার জন্য, HBM3 মান নিম্নলিখিতগুলি চিহ্নিত করেছে বলে মনে হচ্ছে: 4GB ক্ষমতা (4 8Gb dies) থেকে 64GB (16 32Gb dies); 1024-বিট সিগন্যালিং ইন্টারফেস; 819GBps ব্যান্ডউইথ পর্যন্ত।) এই আসন্ন CoWoS কনফিগারেশনগুলিতে একাধিক HBM3stacks রয়েছে বিশাল মেমরি ক্ষমতা এবং ব্যান্ডউইথ প্রদান করবে।
উপরন্তু, আসন্ন CoWoS ডিজাইনে উচ্চ শক্তি খরচের প্রত্যাশায়, TSMC উপযুক্ত শীতল সমাধানগুলি তদন্ত করছে, যার মধ্যে চিপ এবং প্যাকেজের মধ্যে উন্নত তাপীয় ইন্টারফেস উপাদান (TIM), এবং বায়ু শীতল থেকে নিমজ্জন কুলিং-এ রূপান্তর অন্তর্ভুক্ত রয়েছে।
CoWoS প্রবর্তন করার পরে, আসুন এর InFO প্যাকেজিং প্রযুক্তিটি দেখি।
এটা বোঝা যায় যে এই প্যাকেজিং কৌশলটি একটি অস্থায়ী ক্যারিয়ারে সঠিক (ফেস-ডাউন) অভিযোজনের পরে একটি ইপোক্সি "ওয়েফার" এ ডাইকে আবদ্ধ করে।পুনর্গঠিত ওয়েফার পৃষ্ঠে একটি পুনঃবন্টন আন্তঃসংযোগ স্তর যোগ করা হয়।প্যাকেজ বাম্পগুলি পুনরায় বিতরণ স্তরের সাথে সরাসরি সংযুক্ত থাকে।
TSMC এর মতে, কোম্পানির প্যাকেজটিতে InFO_PoP, InFO_oS এবং InFO_B এর বিভিন্ন টপোলজি রয়েছে।
নীচের চিত্রে দেখানো হয়েছে, InFO_PoP একটি প্যাকেজ-অন-প্যাকেজ কনফিগারেশনের প্রতিনিধিত্ব করে, অন্তর্নিহিত লজিক চিপের সাথে DRAM প্যাকেজের একীকরণের উপর ফোকাস করে।DRAM-এর উপরের দিকে থাকা বাম্পগুলি পুনঃবন্টন স্তরে পৌঁছানোর জন্য InFO vias (TIVs) ব্যবহার করে।

TSMC বলেছে যে InFO_PoP প্রধানত মোবাইল প্ল্যাটফর্মের জন্য ব্যবহৃত হয় এবং 2016 সালে সাক্ষাত্কারের পর থেকে, এই প্যাকেজে চিপগুলির চালান 1.2 বিলিয়ন ছাড়িয়ে গেছে।TSMC অনুসারে, বর্তমান InFO_PoP মোডে, এর DRAM প্যাকেজটি একটি কাস্টম ডিজাইন, তাই এটি শুধুমাত্র TSMC-তে তৈরি করা যেতে পারে।এই লক্ষ্যে, TSMC একটি বিকল্প InFO_B টপোলজি তৈরি করছে যা শীর্ষে একটি বিদ্যমান (LPDDR) DRAM প্যাকেজ যোগ করে এবং বহিরাগত চুক্তি নির্মাতাদের সমাবেশ প্রদানের অনুমতি দেয়।
InFO_oS (অন-সাবস্ট্রেট) একাধিক ডাইকে এনক্যাপসুলেট করতে পারে এবং পুনঃবন্টন স্তর এবং এর মাইক্রোবাম্পগুলি TSV-এর মাধ্যমে সাবস্ট্রেটের সাথে সংযুক্ত থাকে।
এটি এমন একটি প্রযুক্তি যা 5 বছরেরও বেশি সময় ধরে উৎপাদনে রয়েছে এবং HPC গ্রাহকদের উপর দৃষ্টি নিবদ্ধ করে।প্রযুক্তিগত বিবরণ থেকে, প্যাকেজটির সাবস্ট্রেটে 2um/2um L/S সহ 5টি RDL স্তর রয়েছে।এটি সাবস্ট্রেটটিকে একটি বৃহত্তর প্যাকেজ আকার অর্জন করতে দেয়, বর্তমানে 110mm X 110mm।TSMC-এর মতে, কোম্পানি ভবিষ্যতে আরও বড় আকার দেওয়ার পরিকল্পনা করবে - 130um C4 বাম্প পিচ
InFO_M-এর ক্ষেত্রে, এটি InFO_oS-এর জন্য একটি প্রতিস্থাপন যার একাধিক প্যাকেজ ডাই এবং অতিরিক্ত সাবস্ট্রেট + TSV ছাড়াই পুনঃবন্টন স্তর রয়েছে (<500mm² প্যাকেজ সক্ষম এবং 2H2022 সালে উত্পাদিত হবে)।
TSMC এর 2.5D প্যাকেজিং প্রবর্তনের পর, আমরা তাদের 3D প্যাকেজিং জগতে প্রবেশ করি।তাদের মধ্যে একটি 3D প্যাকেজ-অন-প্যাকেজ প্রযুক্তি রয়েছে যার নাম InFO-3D, যা মোবাইল প্ল্যাটফর্মগুলিতে ফোকাস করে পুনঃবন্টন স্তর এবং TIV-এর সাথে উল্লম্বভাবে সংহত মাইক্রোবাম্পড চিপগুলি ব্যবহার করে।

যেমন দেখানো হয়েছে, টিএসএমসি-তে উল্লম্ব-ডাই-স্ট্যাকড 3D টপোলজি প্যাকেজগুলির একটি আরও উন্নত পরিবার রয়েছে যা "ইন্টিগ্রেটেড চিপগুলিতে সিস্টেম" (SoICs) নামে পরিচিত।এটি একটি খুব ভাল পিচ পেতে ডাইসের মধ্যে সরাসরি তামার বন্ধন ব্যবহার করে।
TSMC এর মতে, কোম্পানির দুটি SoIC পণ্য রয়েছে - "ওয়েফার-অন-ওয়েফার" (WOW) এবং "চিপ-অন-ওয়েফার" (COW)।WOW টপোলজি ওয়েফারে একটি জটিল SoC ডাইকে সংহত করে, সর্বোত্তম ডিকপলিং এর জন্য একটি গভীর ট্রেঞ্চ ক্যাপাসিটর (DTC) কাঠামো প্রদান করে।একটি আরও সাধারণ COW টপোলজি একাধিক SoC ডাইকে স্ট্যাক করে।
SoIC সমাবেশের জন্য উপযুক্ত প্রক্রিয়া প্রযুক্তিগুলি নীচের টেবিলে দেখানো হয়েছে।

TSMC এর মতে, কোম্পানির 3DFabric ডিজাইন সমর্থনের মধ্যে 3Dbloxও রয়েছে।উপরের 3D ফ্যাব্রিক চিত্রের উপরের ডানদিকে কোণায় দেখানো হয়েছে, TSMC 3D SoIC এবং 2.5D প্রযুক্তির সমন্বয়ে একটি জটিল সিস্টেম-ইন-প্যাকেজ ডিজাইন বাস্তবায়নের কল্পনা করছে।

উপরে উল্লিখিত হিসাবে, এই নকশা প্রবাহ খুবই জটিল এবং উন্নত তাপ, সময় এবং SI/PI বিশ্লেষণ প্রবাহের প্রয়োজন (যা মডেল ডেটা ভলিউমও পরিচালনা করতে পারে)।এই সিস্টেম-স্তরের ডিজাইনগুলির উন্নয়নে সহায়তা করার জন্য, TSMC তিনটি প্রধান নকশা প্রবাহ উদ্যোগে EDA সরবরাহকারীদের সাথে সহযোগিতা করেছে:
এর মধ্যে প্রথমটিতে উন্নত তাপীয় বিশ্লেষণের জন্য মোটা-দানাযুক্ত এবং সূক্ষ্ম-দানাযুক্ত পদ্ধতির ব্যবহার অন্তর্ভুক্ত রয়েছে।

দ্বিতীয়ত, টিএসএমসি এবং ইডিএ জায়ান্টগুলিও শ্রেণীবদ্ধ স্ট্যাটিক টাইমিং বিশ্লেষণে সহযোগিতা করছে।মাল্টি কর্ন ডেটা বিশ্লেষণের জটিলতা কমাতে একটি বিমূর্ত মডেল দ্বারা একটি একক ডাইকে উপস্থাপন করা হোক।

অবশেষে, TSMC এবং EDA জায়ান্ট ফ্রন্ট-এন্ড ডিজাইন পার্টিশন সিলি গার্লকেও সহযোগিতা করেছে।2 জটিল সিস্টেমের ফ্রন্ট-এন্ড ডিজাইন বিভাগকে ত্বরান্বিত করতে, TSMC "3Dblox" নামে একটি প্রোগ্রামও বাস্তবায়ন করেছে।

টিএসএমসি-এর মতে, কোম্পানির পরিকল্পনার লক্ষ্য হল সম্পূর্ণ ফিজিক্যাল প্যাকেজিং সিস্টেমকে মডুলার উপাদানে ভেঙে ফেলা এবং তারপরে সেগুলিকে একীভূত করা।যেমন দেখানো হয়েছে, প্রোগ্রামের মডিউল বিভাগগুলি হল: বাম্প/বন্ড, ভিয়াস, ক্যাপস, ইন্টারপোজার এবং ডাই।
এই প্রোগ্রামের সাথে, এই মডিউলগুলি যেকোন SoIC, CoWoS বা InFO প্যাকেজিং প্রযুক্তিতে একত্রিত হবে।
বিশেষভাবে উল্লেখ্য যে TSMC বিভিন্ন EDA টুল ব্যবহার করার জন্য 3D ফ্যাব্রিক ডিজাইনকে সক্ষম করার জন্য কাজ করছে - অর্থাৎ, একটি EDA ভেন্ডর টুল ব্যবহার করে ফিজিক্যাল ডিজাইন সম্পূর্ণ করতে এবং (সম্ভাব্যভাবে) সময় বিশ্লেষণ, সিগন্যালকে সমর্থন করার জন্য একটি ভিন্ন EDA ভেন্ডর প্রোডাক্ট ব্যবহার করে ইন্টিগ্রিটি/পাওয়ার ইন্টিগ্রিটি অ্যানালাইসিস, থার্মাল অ্যানালাইসিস।
EDA বিক্রেতা ডেটা মডেল এবং ফর্ম্যাটের মধ্যে TSMC ড্রাইভিং ইন্টারঅপারেবিলিটি সহ, 3Dblox SoC-এর জন্য "রেফারেন্স ফ্লো" ধারণাটিকে পরবর্তী স্তরে নিয়ে গেছে বলে মনে হচ্ছে।3Dblox-এর সামগ্রিক প্রবাহের ক্ষমতা 2022 সালের Q3-এ উপলব্ধ হবে। (প্রাথমিক পদক্ষেপগুলি-অর্থাৎ, InFO-তে পুনঃবন্টন সংকেতগুলির স্বয়ংক্রিয় রাউটিং- প্রকাশ করা প্রথম বৈশিষ্ট্য হবে।)
স্পষ্টতই, 2.5D এবং 3D কনফিগারেশনে প্রত্যাশিত বৃদ্ধির কারণে, TSMC উন্নত প্যাকেজিং প্রযুক্তি উন্নয়ন এবং (বিশেষ করে) নতুন উত্পাদন সুবিধাগুলিতে প্রচুর বিনিয়োগ করছে।HBM2/2e থেকে HBM3 মেমরি স্ট্যাকের রূপান্তর CoWoS 2.5 প্রযুক্তি ব্যবহার করে সিস্টেম ডিজাইনে যথেষ্ট কর্মক্ষমতা সুবিধা নিয়ে আসবে।মোবাইল প্ল্যাটফর্ম গ্রাহকরা InFO এর মাল্টি-চিপ ডিজাইনের বৈচিত্র্যকে প্রসারিত করবে।3D এবং 2.5D প্রযুক্তির সংমিশ্রণে জটিল 3DFabric ডিজাইন গ্রহণ নিঃসন্দেহে বৃদ্ধি পাবে, সিস্টেম পার্টিশনের গতি বাড়ানোর জন্য ডিজাইন উপাদানগুলিকে "মডুলারাইজ" করার জন্য TSMC-এর প্রচেষ্টা এবং EDA টুলস/প্রবাহের বিস্তৃত পরিসরের ব্যবহার সক্ষম করার জন্য তাদের প্রচেষ্টাকে কাজে লাগাবে।.
প্যাকেজিং প্রযুক্তির মৌলিক বিষয়
TSMC-এর সংজ্ঞা অনুসারে, ফ্রন্ট-এন্ড চিপ স্ট্যাকিং প্রযুক্তি যেমন CoW (চিপ-অন-ওয়েফার) এবং WoW (ওয়েফার-অন-ওয়েফার) সমষ্টিগতভাবে "SoIC", অর্থাৎ সিস্টেম অফ ইন্টিগ্রেটেড চিপস হিসাবে উল্লেখ করা হয়।এই প্রযুক্তিগুলির লক্ষ্য হল ব্যাক-এন্ড ইন্টিগ্রেশন বিকল্পগুলিতে দেখা "বাম্পস" ব্যবহার না করে সিলিকন চিপগুলিকে একসাথে স্ট্যাক করা।এখানে, SoIC ডিজাইন আসলে বন্ধন ইন্টারফেস তৈরি করছে যাতে সিলিকন সিলিকনের উপরে এমনভাবে স্থাপন করা যায় যেন এটি সিলিকনের একক অংশ।
TSMC-এর অফিসিয়াল ভূমিকা অনুসারে, কোম্পানির SoIC পরিষেবা প্ল্যাটফর্ম সিস্টেম-অন-চিপ (SoC) থেকে বিভক্ত ছোট চিপগুলির পুনঃএকত্রীকরণের জন্য উদ্ভাবনী ফ্রন্ট-এন্ড 3D ইন্টার-চিপ স্ট্যাকিং প্রযুক্তি প্রদান করে।চূড়ান্ত সমন্বিত চিপ সিস্টেম কর্মক্ষমতা পরিপ্রেক্ষিতে মূল SoC ছাড়িয়ে যায়.এটি অন্যান্য সিস্টেম ফাংশন সংহত করার নমনীয়তা প্রদান করে।TSMC উল্লেখ করেছে যে SoIC পরিষেবা প্ল্যাটফর্ম ক্লাউড, নেটওয়ার্কিং এবং এজ অ্যাপ্লিকেশনগুলিতে ক্রমবর্ধমান কম্পিউটিং, ব্যান্ডউইথ এবং লেটেন্সি প্রয়োজনীয়তাগুলিকে সম্বোধন করে৷এটি CoW এবং WoW স্কিমগুলিকে সমর্থন করে, যা বিভিন্ন চিপ ফাংশন, আকার এবং প্রযুক্তি নোডগুলিকে মিশ্রিত এবং মেলানোর সময় চমৎকার নকশা নমনীয়তা প্রদান করে।
বিশেষ করে, TSMC-এর SoIC প্রযুক্তি "3D বিল্ডিং ব্লক" (ওরফে "3D চিপলেটস") এ একাধিক ডাইস স্ট্যাক করার একটি অত্যন্ত শক্তিশালী পদ্ধতি।
আজ, SoICs উল্লম্বভাবে স্ট্যাক করা চিপগুলির মধ্যে প্রতি বর্গ মিলিমিটার স্থানের প্রায় 10,000 আন্তঃসংযোগ করতে সক্ষম।কিন্তু দৃষ্টিভঙ্গি হল যে এটি প্রতি বর্গ মিলিমিটারে 1 মিলিয়ন আন্তঃসংযোগের দিকে কাজ করছে।3D-IC উত্সাহীরা এমন একটি IC প্যাকেজিং পদ্ধতির সন্ধান করছেন যা এই ধরনের সূক্ষ্ম আন্তঃসংযোগগুলিকে সক্ষম করে, ফর্ম ফ্যাক্টরকে আরও হ্রাস করে, ব্যান্ডউইথের সীমাবদ্ধতাগুলি অপসারণ করে, ডাই স্ট্যাকগুলিতে তাপ ব্যবস্থাপনাকে সহজ করে এবং তাদের মধ্যে বৃহৎ, অত্যন্ত সমান্তরাল সিস্টেমগুলিকে একীভূত করে৷
TSMC এর মতে, SoIC এর অন্যতম সুবিধা হল এর তাপীয় কর্মক্ষমতা।যাইহোক, এই SoIC প্রযুক্তিগুলির নেতিবাচক দিক হল যে স্ট্যাক করা ডিজাইনগুলিকে একে অপরের সাথে একত্রে ডিজাইন করা আবশ্যক।তবুও মাইক্রোবাম্পিং প্রযুক্তি যেমন EMIB এমনভাবে কাজ করে যা প্রযুক্তিগতভাবে চিপগুলির একটি সিরিজকে একসাথে সংযুক্ত করতে পারে।COW এবং WOWO-এর মতো SoIC প্রযুক্তির সাথে, নকশাটি শুরু থেকেই স্থির করা হয়েছে।
তবুও, TSMC তার SoIC চিপ স্ট্যাকিং ক্ষমতা উন্নত করতে আগ্রহী।TSMC-এর পরিকল্পনা অনুযায়ী, এটি তাদের ভবিষ্যৎ-ভিত্তিক একীকরণের জন্য একটি মূল প্রযুক্তি, যা ইন্টারপোজার বা চিপ স্ট্যাকিংয়ের অতীত বাস্তবায়নের বাইরে চলে যায়, কারণ এটি সিলিকন চিপগুলিকে কোনো মাইক্রো-বাম্প ব্যবহার না করেই স্ট্যাক করার অনুমতি দেয়, কিন্তু সরাসরি ধাতব স্তর। সিলিকন সারিবদ্ধ এবং সিলিকন চিপের সাথে বন্ধন করা হয়।
প্যাকেজিংয়ের আরেকটি তুলনামূলকভাবে সহজ সমাধান হল একটি প্যাকেজে দুটি সিলিকন চিপ সংযোগ করা।সাধারণত, এটি একাধিক সংযোগ সহ পাশাপাশি দুটি সিলিকন ওয়েফার দিয়ে করা হয়।বেশিরভাগের কাছে সবচেয়ে পরিচিত হল ইন্টারপোজার পদ্ধতি, যা সমস্ত আন্তঃসংযুক্ত ডাইয়ের নীচে সিলিকনের একটি বড় টুকরো রাখে এবং এটি পিসিবি প্যাকেজের মাধ্যমে ট্রেস স্থাপনের চেয়ে দ্রুততর রাউটিং পদ্ধতি।
একইভাবে, আরেকটি পদ্ধতি হল পিসিবিতে একটি ইন্টারপোজারকে এম্বেড করা শুধুমাত্র একটি নির্দিষ্ট ডাই অন্যটির সাথে সংযুক্ত করার জন্য (এটিকে ইন্টেল এর এমবেডেড মাল্টি-ডাই ইন্টারকানেক্ট ব্রিজ বা EMIB বলে)।
তৃতীয়টি সরাসরি ডাই-টু-ডাই উল্লম্ব স্ট্যাকিং, তবে, দুটি সিলিকন ওয়েফারের মধ্যে মাইক্রোবাম্প ব্যবহারের কারণে, এটি উপরে উল্লিখিত SoIC বাস্তবায়ন থেকে আলাদা - SoIC বন্ধন ব্যবহার করে।বছরের দ্বিতীয়ার্ধে TSMC-এর পণ্যগুলিতে কার্যত সমস্ত বাস্তবায়ন মাইক্রোবাম্পের উপর ভিত্তি করে, কারণ এটি প্রতিটি চিপ তৈরি হওয়ার পরে বিভিন্ন চিপের মধ্যে পরিস্থিতির আরও ভাল মিশ্রণ এবং মিলের অনুমতি দেয়, কিন্তু SoIC যে ঘনত্ব বা পাওয়ার সুবিধা দেয় তা পায় না। .
এজন্য একে "পোস্ট-সেগমেন্ট" উন্নত এনক্যাপসুলেশন বলা হয়।এইভাবে HBM ক্ষমতা সম্পন্ন GPUs প্রয়োগ করা হয়।
অনেক এইচবিএম সক্ষম জিপিইউ-তে একটি জিপিইউ ডাই থাকে, বেশ কয়েকটি এইচবিএম মারা যায়, সবগুলি একটি ইন্টারপোজারের উপরে রাখা হয়।জিপিইউ এবং এইচবিএমগুলি বিভিন্ন কোম্পানি দ্বারা তৈরি করা হয় (এবং এমনকি বিভিন্ন এইচবিএম ব্যবহার করা যেতে পারে), এবং সিলিকন ইন্টারপোজারগুলি অন্য কোথাও তৈরি করা যেতে পারে।এই সিলিকন ইন্টারপোজারটি প্যাসিভ (কোন যুক্তি নেই, শুধু ডাই-টু-ডাই রাউটিং) বা সক্রিয় হতে পারে এবং ইচ্ছা করলে চিপগুলির মধ্যে আরও ভাল নেটওয়ার্ক আন্তঃসংযোগের জন্য ডিজাইন করা যেতে পারে, যদিও এর মানে হল যে ইন্টারপোজার শক্তি ব্যবহার করে।
TSMC-এর GPU-এর মতো ইন্টারপোজার কৌশলটিকে অতীতে CoWoS (চিপ-অন-ওয়েফার-অন-সাবস্ট্রেট) বলা হয়েছে।3DFabric-এর অংশ হিসাবে, CoWoS-এর এখন তিনটি রূপ রয়েছে, যা বাস্তবায়ন দ্বারা বিভক্ত:

যে স্ট্যান্ডার্ডটির সাথে সবাই পরিচিত তা CoWoS-S বলা হয়, যেখানে S এর অর্থ সিলিকন ইন্টারপোজার।CoWoS-S-এর সীমাবদ্ধতা হল ইন্টারপোজারের আকার, সমাপ্তি সাধারণত একটি 65nm বানোয়াট প্রক্রিয়া বা অনুরূপ উপর ভিত্তি করে।যেহেতু ইন্টারপোজারগুলি একচেটিয়া সিলিকন ওয়েফার, সেগুলি অবশ্যই একইভাবে তৈরি করা উচিত, এবং আমরা যখন চিপলেট যুগে চলে যাচ্ছি, গ্রাহকরা আরও বড় এবং বৃহত্তর ইন্টারপোজারের দাবি করছেন, যার অর্থ TSMC অবশ্যই সেগুলি তৈরি করতে সক্ষম হবে (এবং উচ্চ ফলন প্রদান করবে)৷
প্রথাগত চিপগুলি রেটিকলের আকার দ্বারা সীমাবদ্ধ, মেশিনের ভিতরে একটি মৌলিক সীমাবদ্ধতা, একটি স্তরের আকার যা একটি একক উদাহরণে "মুদ্রিত" হতে পারে।রেটিকল-আকারের পণ্যগুলিকে সক্ষম করার জন্য, TSMC এই পণ্যগুলিকে আরও বড় করার জন্য বহু-জালিকা-আকারের ইন্টারপোজার প্রযুক্তি বিকাশ করছে।TSMC-এর নিজস্ব রোডম্যাপের উপর ভিত্তি করে, আমরা আশা করি 2023 সালে CoWoS বাস্তবায়নগুলি রেটিকলের চেয়ে প্রায় চারগুণ বড় হবে, যা প্রতি পণ্যে 3000mm2 এর বেশি সক্রিয় লজিক সিলিকনকে অনুমতি দেবে।
InFO প্যাকেজ চিপটিকে "ফ্যান আউট" করার অনুমতি দেয় স্ট্যান্ডার্ড SoC ফ্লোর প্ল্যানের বাইরে অতিরিক্ত সংযোগ যোগ করতে।এর মানে হল যে চিপ লজিক এলাকা ছোট হতে পারে, চিপ সমস্ত প্রয়োজনীয় পিন-আউট সংযোগ মিটমাট করার জন্য লজিক সার্কিটের চেয়ে বড়।TSMC বহু বছর ধরে তথ্য অফার করেছে, কিন্তু 3DFabric-এর সমর্থনে, এটি এখন ইন-প্যাকেজ সংযোগ সম্পর্কিত বিভিন্ন ধরনের তথ্য অফার করবে।
TMSC-এর প্যাকেজিং প্রযুক্তিও একই পণ্যে একত্রিত করা যেতে পারে।ফ্রন্ট-এন্ড (এসওআইসি) এবং ব্যাক-এন্ড (ইনফো) প্যাকেজিং উভয়ই বাস্তবায়ন করে, নতুন পণ্যের বিভাগ তৈরি করা যেতে পারে।কোম্পানি এই মত একটি মকআপ তৈরি করেছে:

এর মুখে, TSMC আগামী বছরগুলিতে গ্রাহকদের আরও প্যাকেজিং বিকল্পগুলি অফার করবে।এই ক্ষেত্রে তাদের প্রধান প্রতিদ্বন্দ্বী ইন্টেল বলে মনে হচ্ছে, যা কিছু বর্তমান পণ্য এবং কিছু আসন্ন পণ্যে তার EMIB এবং Foveros প্রযুক্তি প্রয়োগ করতে সক্ষম হয়েছে।TSMC আরও প্রকল্প এবং গ্রাহকদের সাথে কাজ করে উপকৃত হবে।